SystemVerilog による検証の基礎
- 著者:
- 篠塚 一也
- 出版社:
- 森北出版
- 出版日:
- 2020年01月28日頃
- ISBN:
- 9784627851719
- 価格:
- ¥7,480
- 在庫:
- 1
- 判型:
- 単行本
中級者向け
SystemVerilogUVM検証ランダムスティミュラスファンクショナルカバレッジアサーションハードウェア検証デジタル設計検証フローの構築検証エンジニアリング
書籍紹介
SystemVerilog によるハードウェア検証技術を詳説! 検証に必要な SystemVerilog の基本知識をカバーしつつ、 ランダムスティミュラスの生成、ファンクショナルカバレッジ、 アサーション、さらには UVM を利用した検証作業について、 膨大な言語仕様の中から重要ポイントをピックアップし、丁寧にひもときます。 コードの記述例も多数掲載。手を動かしながら読み進めることによって、 複雑かつ見落としやすい仕様を、実践的に身につけられるよう工夫されています。 検証作業に携わるエンジニア必読の 1 冊。 第 1 章 概要 第 2 章 SystemVerilog に関する予備知識 第 3 章 ランダムスティミュラスの生成 第 4 章 ファンクショナルカバレッジ 第 5 章 アサーション 第 6 章 UVM 第 7 章 補足
美顔器をチェック →
